(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出慮公開發号

特開2000-82803

(P2000-82803A)

(43)公隔日 平成12年3月21日(2000.3.21)

(51) Int.CL?

織別配号

FΙ

ターマコード(参考)

HOIL 27/108

21/8242

HOIL 27/10

681F 5F083

621B

審査請求 有 対象項の数6 OL (全 9 頁)

(21)出願番号

特顯平10-252306

(71) 出廢人 000004237

日本電気株式会社

(22)出願日 平成10年9月7日(1998.9.7) 東京都港区芝五丁目7番1号

(72) 発明者 谷川 高徳

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100084250

升理士 丸山 隆夫 Fターム(参考) 5F083 AD42 AI48 CA11 GA27 GA30

> JA35 JA36 JA39 JA40 JA53 PRG3 PR16 PR21 PR40 PR43 PR44 PR45 PR48 PR53 PR54

PR55 ZA12

#### (54) 【発明の名称】 半導体装置の製造方法

# (52)【要約】

【課題】 スタックキャパシタと p\*ゲート構造のトラ ンジスタを有する半導体装置の製造方法において、容置 絶縁膜の形成工程のシリコン窒化膜またはその後の窒化 膜酸化時において、水素の発生および下方への拡散によ りp\*ゲート中のボロンの拡散が促進され、ボロンがゲ ート酸化膜を突き抜けてシリコン基板表面に達すること によるPMOSトランジスタのしきい傾電圧 (VT) が 低下することを防止する。

【解決手段】 容置蓄積電極16またはピット線12と 同一の導電体膜からなる水素ブロック層17をメモリセ ルの周辺回路部とロジック回路部とに形成した後、メモ リセル形成部にのみ選択的にフォトレジストを残置し、 フォトレジストをマスクとして水素ブロック層17をエ ッチング除去する。

メモリセル部 | 周辺回路部・ロジック回路部 智慧寶模電播15 ト電優フ 下路低原兒 变量的特质 16 新しの 層間絶縁袋 13 の「型弦放魔! 型站改造4) p型シリコン基板1 Pウェル領域 3 フィールド酸化原 6 Nウェル領域2

JP,2000-082803,A

© STANDARD C ZOOM-UP ROTATION No Rotation

☑ REVERSAL / RELOAD

Copyright (C); 2000 Japan Patent Office

PREVIOUS PAGE -- NEXT PAGE --

(2)

# 【特許請求の範囲】

【請求項1】 メモリセル部と周辺回路部とロジック回路部とを有し、スタックキャパシタとp'ゲート構造のトランジスタを有する半導体装置の製造方法において、前記周辺回路部と前記ロジック回路部とに、容量整備電極またはビット線と同一の導電体膜からなる水素ブロック層を形成する工程と、

前記メモリセル部にのみ選択的にフォトレジスト機を残 置し、該フォトレジスト機をマスクとして前記周辺回路 部と前記ロジック回路部とに形成された前記水素ブロッ 10 ク層をエッチング除去する工程とを設けたことを特徴と する半導体装置の製造方法。

【語求項2】 前記水素ブロック層を多緒晶シリコン膜で形成し、前記多緒晶シリコン膜を容量上部電極のエッチング時に同時に除去するようにしたことを特徴とする請求項1記載の半導体装置の製造方法。

【詰求項3】 前記水素ブロック層を高融点金属機で形成し、該高融点金属膜を容量上部電極のエッチング時に同時に除去するようにしたことを特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】 コンタクトホールを形成し、続いてメタル配線を形成する工程を設けたことを特徴とする請求項1記載の半導体装置の製造方法。

【語求項5】 前記水素ブロック層を高融点金属機で形成し、該高融点金属膜を前記メタル配線と下層の導電体層を接続するコンタクトホールのエッチング時に同時に除去するようにしたことを特徴とする語求項4記載の半導体装置の製造方法。

【請求項6】 前記メモリセル部にDRAMを形成する ことを特徴とする請求項1記載の半導体装置の製造方 法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スタック型キャパシタとPNゲート構造を有するDRAMまたはロジック 復載DRAM等に用いて好適な半導体装置の製造方法に関するものである。

[0002]

【従来の技術】図7は従来のスタック型キャパンタとP ジック回路部とに、容置蓄積電極またはビット線と同-Nゲート構造を有するロジック複載DRAMとしての半 46 の導電体膜からなる水素ブロック圏を形成する工程と、 導体記憶装置の構成を示す。 メモリセル部にのみ選択的にフォトレジストを展置し、

【0003】図7において、半導体記憶装置は、メモリセル部と周辺回路部・ロジック回路部とから成り、p型シリコン基板1、Nウェル領域2、Pウェル領域3、nで型拡散層4、pで型拡散層5、フィールド酸化膜6、nでゲート電便7、pでゲート電極8、ゲート酸化膜9、ビット線コンタクト10、ノードコンタクト11、ビット線12、第1の層間絶縁膜13、第2の層間絶縁膜14、容置蓄積電極15、容置絶極膜16等で構成されている。

【0004】スタックキャパシタの容量蓄積電極15の形成後に容置絶縁膜16としてCVD室化膜を堆積し、その後、スチーム雰囲気での熱酸化により窒化膜表面を酸化して酸窒化膜を形成する。その後、窒化膜上に容置上部電極を形成し、続いてコンタクトホールおよびアルミ配得を形成して半導体記憶装置が完成する。【0005】

2

【発明が解決しようとする課題】上述したスタック型キ ャパシタとPNゲート機造を有するDRAMまたはロジ ック混載DRAMの容置絶縁膜を形成する工程におい て、気相成長(LPCVD) 法によるシリコン窒化膜を 形成する際に、200℃の高温で水素雰囲気に曝される ために、PMOSトランジスタ部のp・ゲート電極8内 にドープされたボロン (B) が異常に拡散し、ゲート酸 化膜9を突き抜けてしまい、PMOSトランジスタのし きい値弯圧(VT)が低下するという問題があった。 【0006】上記の問題が生じる理由としては、LPC VD法によりシリコン窒化膜を形成する場合、3Si, H。+4NH,→Si,N。+12H。の反応式で衰さ 20 れるように窒化膜形成と同時に大量の水素が発生する。 【0007】水素雰囲気でのボロンの酸化膜中の鉱散係 数は、N、/H。 (10%) 雰囲気ではN。 (100 %) 雰囲気に比べて! 桁~2桁程度大きくなる。そのた め、p' ゲートを用いたPMOSトランジスタでは、ゲ ート中のボロンがゲート酸化膜をすり抜けて基板表面に 達する。尚、参考文献として、YOSI SHACHAN-DIAMOND e t al. J. Electronic Materiais vol. 15 NO. 4P. 229 1986がある。

【①①①8】本発明は、上記の問題を解決するために成 30 されたもので、容置絶縁膜形成工程時に発生した水素が ゲート酸化膜を突き抜けてしまうのを防止することを目 的としている。

[00009]

【課題を解決するための手段】上記の目的を達成するために、本発明による半導体装置の製造方法においては、メモリセル部と周辺回路部とロジック回路部とを育し、スタックキャバシタとp・ゲート構造のトランジスタを有する半導体装置の製造方法において、周辺回路部とロジック回路部とに、容置蓄積電極またはビット線と同一の導電体膜からなる水素ブロック層を形成する工程と、メモリセル部にのみ選択的にフォトレジストを残置し、フォトレジスト膜をマスクとして周辺部とロジック回路部とに形成された水素ブロック層をエッチング除去する工程とを設けている。

【0010】また、水素ブロック層を多結晶シリコン膜 または高融点金属膜で形成し、水素ブロック層を容置上 部電極のエッチング時に同時に除去するようにしてよ い。また、コンタクトホールを形成し、続いてメタル配 線を形成する工程を設けてよい。

50 【0011】また、水素ブロック層を高融点金属膜で形

成し、高融点金属膜をメタル配線と下層の導電体層を接 続するコンタクトホールのエッチング時に同時に除去す るようにしてよい。さらに、メモリセル部にDRAMを 形成してよい。

3

### [0012]

【発明の実施の形態】以下、本発明の実施の形態を図面 と共に説明する。本発明の実施の形態は、スタック型キ ャパシタとデュアルゲート (p n ゲート) 構造を有す るDRAMまたはロジック混載DRAMのキャパシタの 容量絶縁膜を形成する工程において、気相成長(LPC 16 VD) 法によるシリコン窒化膜を形成する際に、700 ℃以上の高温水素雰囲気に曝されるために、PMOSト ランジスタ部のp'ゲート電極中のボロン(B)が異常 に拡散し、ゲート酸化膜を突き抜けてしまうという問題 を解決するものである。

【0013】上記問題を解決するために、本発明の実施 の形態においては、トランジスタの上方に容置蓄積電極 と同一の導電体膜(多結晶シリコン膜)を設けることに より、シリコン窒化膜を成長中に発生する水素を多結晶 シリコン膜の結晶粒界のダングリングボンドで吸収さ せ、prゲート電極部へ到達する水素を遮断するように

【①①14】図1は本発明の実施の形態による半導体装 置の製造方法における一工程を示す断面図であり、図7 と対応する部分には同一番号が付されている。との工程 においては、トランジスタの上方にスタック型キャパシ タが設けられたメモリセル部と、容量蓄積電極15と同 一導電体圏からなる水素ブロック圏17が設けられた□ RAM図辺・ロジック部とを有している。

はトランジスタが形成され、トランジスタを覆う第1の 層間絶縁膜13上にはトランジスタのn<sup>2</sup>型拡散層4に 導通するビット線12が形成されている。

【0016】また、ビット線12を覆う第2の層間絶縁 膜14上には、多結晶シリコンからなる容置蓄積電極1 5. 酸化窒化膜(NO)からなる容量能縁膜16. 容置 絶縁膜16上に形成されるn型多結晶シリコン膜からな る容量上部電極(不図示)で構成されたスタック型キャ パシタが形成されている。

【①①17】一方、周辺回路部・ロジック回路部には、 トランジスタ上に第1、第2の層間絶縁膜13、14が 形成されている。そして 周辺回路部・ロジック回路部 全体が、容置蓄積電極15と同一の多結晶シリコン膜か ちなる水素ブロック層17で窺われている。

【0018】次に上記權成を有する半導体装置の製造方 法の第1~第4の実施の形態について説明する。まず、 第1の実施の形態を図2(a)~図3(e)と共に説明 する。始めに図2(a) に示すように、p型シリコン基板 1の表面に公知のLOCOS法による膜厚300nm程 度のフィールド酸化膜6を形成する。その後、ゲート酸 50 ングステン・シリサイド(WSiょ) 鰻を順次形成した

化膜9を形成した後、膜厚150nm程度のn・型およ びp:型にドープされた多結晶シリコン膜と膜厚100 nm程度のタングステン・シリサイド膜からなるゲート 電極7、8をメモリセル部と周辺回路部・ロジック回路 部に形成する。

【①①19】ここで、n・型の多結晶シリコン膜はNM OSトランジスタ形成領域に砒素(As)のイオン注入 (条件例:30KeV、5E15cm²)を行って形成 する.

【0020】一方、p・型の多結晶シリコン膜はPMO Sトランジスタ形成領域にボロン(B)のイオン注入 《条件例:10KeV、5E15cm~》またはフッ化 ポロン (BF<sub>2</sub>) のイオン注入 (条件例: 30KeV、 5 E 1 5 c m ( ) を行って形成する。

【0021】続いて、ゲート電極7.8とフォトレジス トをマスクにしてメモリセル部と園辺回路部・ロジック 回路部のNMOSトランジスタ鎖域に29~50Ke V. 1~3×10<sup>11</sup> c m<sup>-1</sup>程度のリン(P) または砒素 のイオン注入を行い、 n 型拡散圏4を形成する。つい 26 で、トランジスタの側壁スペーサとなるシリコン酸化膜 を形成する。

【0022】シリコン酸化膜が月TO膜からなる場合、 側壁スペーサの形成方法の一例は次のようである。シラ ン (S : H . ) と亜酸化窒素 (N, O) を原料ガスとし た800℃程度での減圧気組成長(LPCVD) 法によ り全面に膜厚100mm程度のHTO膜を形成し、その 後HTO膜を反応性イオンエッチングによりエッチバッ クすることにより側壁スペーサが形成される。

【0023】次に、周辺回路部・ロジック回路部のトラ 【0015】 p型シリコン基板1上のメモリセル領域に 30 ンジスタのソース・ドレイン拡散層を形成するために、 砒素をNMOSトランジスタにフッ化ボロン(BF。) をPMOSトランジスタにイオン注入する(図2(a) ),

> 【0024】次に、倉圧CVD法による膜厚100nm 程度のシリコン酸化膜とTEOS(SiOC、H)4ガ スとホスフィン(P目。) とトリメチルボレイトB(O CH、3)ガスと酸素(O、)ガスを原料ガスとしたし PCVD法により膜厚700nm程度のBPSG膜を全 面に形成後、窒素雰囲気中での800~900℃での炉 40 アニールまたはランプアニールを行い、その後、化学的 綴誡研磨(CMP)法あるいは反応性イオンエッチング によるエッチバック法により順厚500ヵm程度の第1 の層間絶縁膜13を形成する。

【0025】続いて、フルオロ・カーボン系のエッチン グガス(CHF」、CF。)を用いた異方性エッチング により、メモリセル部のn 型拡散層4に達するビット 線コンタクト10を第1の層間絶縁膜13に関口し、全 面に膜厚100mm程度のリンなどの五型不純物をドー ピングした多結晶シリコン膜と膜厚100mm程度のタ

5

後、この2層からなるタングステン・ポリサイド膜をパ ターンニングすることによりビット線12を形成する  $( \boxtimes 2(b) )$ .

【10026】次に、全面に第2の層間絶縁膜14を形成 する。第2の層間絶縁膜14は、膜厚100nm程度の 常圧CVD法によるシリコン酸化膜とLPCVD法によ る膜厚300mm程度のBPSG膜から形成されてい る。また、第2の層間絶縁鸌14の表面は平坦化されて おり p型シリコン基板1の表面から第2の層間絶縁膜 14表面の高さは800 n m程度である。

【0027】次に、フォトレジストをマスクにした冥方 性エッチングを行うことにより、n-型拡散圏4に達す るメモリセル部のノードコンタクト11を形成する。つ いで、フォトレジストを除去した後、膜厚800mm程 度のリンなどのn型不純物をドーピングした第1の多緒 - 晶シリコン膜をLPCVD法により維積する。第1の多 結晶シリコン膜の形成方法を以下に示す。

【0028】1. モノシランガス (SiHi) を原料ガ スに用いた成長温度600~650℃程度でのLPCV D法により多結晶シリコン膜を膜厚800mm程度堆積 20 した後、リンなどの不絶物を気相拡散法により第1の多 結晶シリコン中に拡散し、n型の多結晶シリコン膜に変 換する。

【0029】2、モノシランガスとフォスフィン(P目 』)ガスを原料ガスとする成長温度480~580℃で のLPCVD法によりn型にドープされた非晶質シリコ ン膜を堆積後に温度700~900°C程度の窒素

(N<sub>2</sub>) 雰囲気での炉アニールまたはランプアニールを 施すことにより、非晶質シリコン膜を多数の結晶グレイ ンと結晶粒界を有するn型多結晶シリコン膜に変換す る。

【0030】3. 上記LPCVD法による多結晶シリコ ン膜および非晶質シリコン膜を複数回(2~10回)に 分けて成長し、グレインサイズを小さくし、結晶粒界を 多くする。

【10031】次に、メモリセル部の容量蓄積電極形成領 域および周辺回路部・ロジック回路部領域の第1の多結 晶シリコン膜表面を覆うようにフォトレジストでマスク して異方性エッチングすることにより、容置蓄積電極1 5と水素ブロック層17とを形成する。続いて、フォト レジストを除去した後、容量蓄積電極表面をアンモニア 雰囲気での800~900℃の急速熱窒化(RTN)に より、膜厚15 A程度の熱窒化膜を成長後に全面に膜厚 60 nm程度のシリコン窒化膜(Si, N, )を維續 し、さらにスチーム雰囲気 (H<sub>2</sub>O<sub>2</sub>) 中で800℃3 ()分程度窒化膜表面を酸化することにより、容量絶縁膜 16を形成する (図2(c))。

【0032】その後、メモリセル部を覆うように選択的 にフォトレジスト22を残置し、フォトレジスト22を

16をフルオロ・カーボン系のエッチングガス (CHF a. CF。)を用いた異方性エッチングにより除去後。 さらに、塩素 ( C ! 。 ) と臭化水素 ( H B r ) ガスを用 いた反応性イオンエッチングにより水素プロック層17 をエッチング除去する [図3(d)]。

【10033】その後、フォトレジスト22を除去し、リ ンなどの不純物がドープされたn型の第2の多結晶シリ コン購からなる容置上部電極18を形成し、その後公知 の製造方法により第3の層間絶縁膜19、コンタクトホ 10 ール20およびアルミ配線21を形成して本実施の形態 による半導体装置が完成する [図3(e)]。

【① ①34】本実施の形態によれば、容置絶縁膜の形成 工程のシリコン窒化膜またはその後の窒化膜酸化時にお いて、水素の発生および下方への拡散によりp゚ゲート 中のボロン(B)の拡散が促進され、ボロンがゲート酸 化膜を突き抜けてシリコン基板表面に達することによる PMOSトランジスタのしきい値弯圧(VT)が低下す ることを防止することができる。

【①①35】上記効果が得られる理由は、周辺回路部に 多結晶シリコン膜からなる水素ブロック層17を設け、 LPCVD法によるシリコン窒化膜堆積時や窒化膜酸化 時に発生する大量の水素を多結晶シリコン膜中の結晶粒 界などに存在するダングリングボンドにターミネートさ せることにより、下方のPMOSトランジスタのゲート 電極部へ到達する水素の量を大幅に減少させることがで きる。これにより、PMOSトランジスタ部のp\* ゲー ト電極中のボロンがゲート酸化膜中を拡散し、基数表面 に達することを防止できるからである。

【0036】次に第2の実施の形態を図4(a)(b) 30 と共に説明する。第1の実施の形態と同様にして、DR AMの周辺回路部・ロジック回路部に容置蓄積電極15 と同一の導電体膜からなる水素ブロック層17を設け、 容量絶縁膜16となるシリコン窒化膜をLPCVD法に より維備後スチーム雰囲気での熱酸化により窒化膜表面 を酸化し、酸窒化膜を形成する [図4(a)].

【0037】次に、リンなどのn、型不純物がドーピン グされた第2の多緒晶シリコン膜を維積後にメモリセル 部に残置されたフォトレジスト22をマスクにして反応 性イオンエッチングにより容置上部電極18を形成する とともに、フォトレジスト22をマスクにして周辺回路 部・ロジック回路部の容量絶縁膜16と水素ブロック層 17とを順次エッチング除去する【図4(り)】。

【0038】続いて、第1の実施の形態と同様にして、 第3の層間絶縁膜、コンタクトホールおよびアルミ配浪 を形成して本実施の形態による半導体装置が完成する。 【0039】本実施の形態によれば、周辺回路部・ロジ ック回路部に多結晶シリコン膜からなる水素ブロック層 17を設け、発生した水素を多緒晶シリコン膜中の結晶 粒界に存在するダングリングボンドにターミネートさせ マスクにして周辺回路部・ロジック回路部の容量絶縁膜 50 ると共に、多結晶シリコン膜をDRAMの容置上部電極 (5)

18のエッチング時に同時に除去するようにしたので、 水素ブロック層17を除去するための追加のリングラフ ィー工程を追加することなく、容置絶縁膜形成工程時に 発生した水素がゲート電極に到達する量を大幅に削減で きる効果が得られる。

7

【0040】次に第3の実施の形態を図5(a)(b) と共に説明する。第1の実施の形態と同様にして、メモ リセル部、周辺回路部・ロジック回路部に素子分離とト ランジスタを形成後、第1の層間絶縁膜13とメモリセ 1 ()を形成する。

【0041】その後、全面に例えば鸌厚30~100m mのチタン(Ti)膜と膜厚100~300 n mの窒化 チタン(TIN)膜を順次スパッタ法あるいはCVD法 を用いて堆積する。次に、メモリセル部のビット線12 と周辺回路部・ロジック回路部のTiN/Tiの積層膜 の表面を窺うようにフォトレジスト22でマスクして異 方性エッチングすることにより、ビット線12とビット **複と同一の導電体膜からなる水素プロック圏17を形成** する (図5 (a) ]。

【0042】とこで、ビット線12および水素ブロック ■17を構成する導電体膜としては、TIN/Tiの續 層構造膜以外に膜厚100nm程度のリンなどのn型不 終物をドーピングした多結晶シリコン膜と膜厚 1 0 0 n m程度のタングステン・シリサイド(WS:、) 膜の精 層構造膜やTiN/Tiの積層構造膜上にさらにタング ステン(W)を推論した構造でも構わない。

【① 043】その後、全面に第2の層間絶縁膜14を形 成する。第2の層間絶縁膜14は、膜厚100 nm程度 の常圧CVD注によるシリコン酸化膜とLPCVD法に、30 よる膜厚300nm程度のBPSG膜から形成されてい る。また、第2の層間絶縁膜14の表面は平坦化されて おり、p型シリコン基板1の表面から第2の層間絶縁膜 14表面の高さは800nm程度である。

【0044】次に、フォトレジスト22をマスクにした 異方性エッチングを行うことにより。n⁻型拡散層4に 達するメモリセル部のノードコンタクト11を形成す る。ついで、フォトレジスト22を除去した後、膜厚8 ① 0 n m程度のリンなどのn型不純物をドーピングした 第1の多結晶シリコン膜をLPCVD法により堆積す

【①①45】次に、メモリセル部の容量蓄積電極形成予 定領域の第1の多結晶シリコン膜表面を覆うようにフォ トレジスト22でマスクして異方性エッチングすること により、容置蓄積電極15を形成する。続いて、フォト レジストを除去した後、容量蓄積電極表面をアンモニア 雰囲気での800~900℃の急速熱窒化(RTN)に より、膜厚15 A程度の熱窒化膜を成長後に全面に膜厚 60 nm程度のシリコン窒化膜を堆積し、さらにスチー 酸化することにより、容量絶縁膜16を形成する。 【0046】その後、LPCVD法によりn型の第2の 多結晶シリコン膜を堆積し、メモリセル部の容量上部電 極形成予定領域の第2の多結晶シリコン膜表面を覆うよ うにフォトレジスト22でマスクして第2の多結晶シリ コン膜を異方性エッチングすることにより容置上部電極 18を形成する。

【0047】続いて、フォトレジスト22をマスクにし て周辺回路部・ロジック回路部の第2の多結晶シリコン ル部のn 型鉱散層4に接続されるビット線コンタクト 10 膜の下にあった容置絶縁膜16と第2の層間絶繰膜14 とをフルオロ・カーボン系のエッチングガスを用いた異 方性エッチングにより除去する〔図5())〕。

> 【①①4.8】引き続きビット線12と同一の導電体層か らなる水素ブロック圏17を塩素系のエッチングガスを 用いた異方性エッチングにより除去する。その後、公知 の製造方法により第3の層間絶縁膜。 コンタクトホール およびアルミ配線を形成して本実施の形態による半導体 装置が完成する。

【0049】本実施の形態によれば、周辺回路部・ロジ 20 ック回路部にビット線と同一の導電体膜からなる水素ブ ロック層17を設け、キャパシタ形成工程で発生した水 素を通過させにくい高融点金属膜で遮断し、水素ブロッ ク層 17を容量上部電極 18のエッチング時に同時に除 去するようにしたので、水素ブロック層17を除去する ための追加のリソグラフィー工程を追加することなく、 容量絶縁膜形成工程時に発生した水素がゲート電極に到 達することを防止することができる。

【0050】次に第4の実施の形態を図6(a)(b) と共に説明する。第3の実能の形態と同様にして、メモ リセル部および周辺回路部・ロジック回路部に素子分離 とトランジスタを形成後、第1の層間絶縁膜13とメモ リセル部のn 型拡散圏4に接続されるビット線コンタ クトホールを形成後、ビット線および水素ブロック圏! 7を形成する。

【0051】その後、第3の実施の形態と同様にして、 第2の層間絶縁膜14、ノードコンタクト11. 容置蓄 荷電極15を形成後、容量蓄荷電極15の表面をアンモ ニア雰囲気での800~900℃の急速熱窒化(RT N)により、膜厚15A程度の熱窒化膜を成長後に全面 40 に膜厚60mm程度のシリコン窒化膜を堆積し、さらに スチーム雰囲気中で800°C30分程度シリコン窒化膜 表面を酸化することにより、容置絶縁膜16を形成する [図6 (a)].

【10052】その後、容量上部電極18、および第3の 辺回路部・ロジック回路部には水素ブロック層17が残 存している。

【0053】次に、第3の層間絶縁膜19上に形成する アルミ配線と下層のソース・ドレイン拡散層やゲート電 ム雰囲気中で800℃30分程度シリコン窒化漿表面を 50 極とを接続するためのコンタクトホールを形成するため

に、まずフォトレジストをマスクにして第3の層間絶縁 膜19と第2の層間絶縁膜14とをフルオロ・カーボン 系のエッチングガスを用いた異方性エッチングにより除 去した後、露出したビット線と同一の導電体膜の水素ブ ロック層17を塩素系のエッチングガスを用いた異方性 エッチングにより除去する。

9

【10054】続いて、第1の層間絶縁膜13をエッチン グガスを用いてエッチングして、ソース・ドレイン拡散 層とゲート電極の表面を露出させる。その後、コンタク トホール内でのアルミ配線と水素ブロック層との電気的 10 短絡(ショート)を防止するためにLPCVD法やプラ ズマCVD (P-CVD) 法によるシリコン酸化膜やシ リコン窒化膜を維満させた後、反応性イオンエッチング によるエッチバックにより側壁スペーサをコンタクトホ ール内に形成する。その後公知の方法によりアルミ配線 を形成して本発明の半導体装置が完成する (図6) (b)).

【0055】本実施の形態によれば、周辺回路部・ロジ ック回路部にビット線と同一の導電体膜からなる水素ブ ロック層17を設け、キャパシタ形成工程で発生した水 20 素を通過させにくい高融点金属膜で遮断し、水素ブロッ ク磨17をアルミ配線と下層の導電体層を接続するコン タクトホールのエッチング時に同時に除去するようにし たので、水素ブロック圏17を除去するための追加のリ ソグラフィー工程を追加することなく、容置絶縁膜形成 工程時に発生した水素がゲート電極に到達することを防 止することができる。

### [0056]

【発明の効果】以上説明したように、本発明によれば、 スタックキャバシタと p・ゲート構造のトランジスタを 30 1 p型シリコン基板 有する半導体装置の製造方法において、容置蓄積電極ま たはビット線と同一の導電体膜からなる水素ブロック層 をメモリセルの周辺回路部とロジック回路部とに形成し た後、メモリセル形成部にのみ選択的にフォトレジスト を残置し、フォトレジストをマスクとして水素ブロック 圏をエッチング除去するようにしたことにより、容置絶 縁膜の形成工程のシリコン窒化膜またはその後の窒化膜 酸化時において、水素の発生および下方への拡散により p\* ゲート中のボロンの拡散が促進され、ボロンがゲー ト酸化膜を突き抜けてシリコン基板表面に達することに 40 15 容置蓄積電極 よるPMOSトランジスタのしきい値電圧(VT)が低 下することを防止することができる。

【りり57】また、水素ブロック層を多結晶シリコン膜 で形成することにより、発生した水素を多結晶シリコン 膜中の結晶粒界に存在するダングリングボンドにターミ ネートさせると共に、多結晶シリコン膜を容置上部電極 のエッチング時に同時に除去するようにすることによ り、水素ブロック圏を除去するための追加のリソグラフ

ィー工程を追加することなく、容置絶縁膜形成工程時に 発生した水素がゲート電極に到達する量を大幅に削減で

【0058】また、水素ブロック層をキャパシタ形成工 程で発生した水素を通過させにくい高融点金属膜で形成 し、水素ブロック圏を容量上部電極のエッチング時、あ るいはアルミ配線と下層の導電体層を接続するコンタク トホールのエッチング時に同時に除去するようにするこ とにより、水素ブロック層を除去するための追加のリソ グラフィー工程を追加することなく、容置絶縁膜形成工 程時に発生した水素がゲート電極に到達することを防止 することができる。

# 【図面の簡単な説明】

【図1】本発明の実施の形態による半導体装置の製造方 法の一工程における半導体装置を示す断面図である。

【図2】本発明の第1の実施の形態による半導体装置の 製造方法の工程を示す断面図である。

【図3】本発明の第1の実施の形態による半導体装置の 製造方法の工程の続きを示す断面図である。

【図4】本発明の第2の実施の形態による半導体装置の 製造方法の工程を示す断面図である。

【図5】本発明の第3の実施の形態による半導体装置の 製造方法の工程を示す断面図である。

【図6】本発明の第4の実施の形態による半導体装置の 製造方法の工程を示す断面図である。

【図?】従来のスタック型キャパシタとPNゲート構造 を有するロジック復載DRAMとしての半導体記憶装置 の構成を示す断面図である。

# 【符号の説明】

- 4 1 型拡散層
- 7 n' ゲート電極
- 8 p'ゲート電極
- 9 ゲート酸化膜
- 10 ビット線コンタクト
- 11 ノードコンタクト
- 12 ビット線
- 13 第1の層間絶縁膜
- 14 第2の層間絶縁膜
- - 16 容置絶縁膜
  - 17 水素ブロック層
  - 18 容置上部電極
  - 19 第3の層間絶縁膜
  - 20 コンタクトホール
  - 21 アルミ配線
  - 22 フォトレジスト

(6)

**特闘2000-82803** 


(7)

[図1]


# 

メモリセル部 周辺回路部・ロジック回路部

[図?]



[図2]



特闘2000-82803

[図4]

[図3]

P型シリコン基板11 Pウェル銀砂3 フィールド酸化胺6 コンタクト (8)

(b) (a) メモリセル部 周辺回路部・ロジック回路部 容異器領電極 16 フォトレジスト22 ビット線12 ろうりょうりょう \*未フロック暦17 ピット網 12 インタクト11 音量素積等級 15 東2の**層目**総修設 14 第2の層間絶誤験 14 - ト電板で 密负绝经原 容量也特股 16 - 下酵化煤 9 16 卜飭化類 9 第1の 層階節時間 13 p ゲート 変!の 層間を発度 13 p<sup>†</sup>ゲート 電子8 ビット担 コンタクト 10-10p<sup>\*</sup>ゲー 関係8 ∩ 型鉱放層 4 p型シリコン基板1 p型シリコン選択1 アウェル領域る フィールド酸化額 6 フィールド鉄電纜6 Nウェル類感2 Nワェル領域2 (e) メモリセル部 周辺回路部・ロジック回路器 メモリセル語 周辺国路部・ロジック回路部 ,ビット線 12 n,ゲート電位フ 名司下级区级18 第3の題間絶縁膜19 フォトレジスト22 音量素質電腦 容量絕與股 ット根 12 容量笔辞版\[ 第2の | 居間絶縁膜 | 14 | - p サート | 電影 8 ケート電板フ 上級化原9 変(の 順間差録度 13 p<sup>+</sup>ゲート p 7. 8⊚8 | 13 | | 0 | 13 | 10

Nウェル領域2

コンタクトホール20

p型シリコン単板1

フィールド酸化幾6

Pウェル領域 3

Nウェル領域2

http://www6.ipdl.jpo.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NS... 11/13/2003

特開2000-82803

(9)

【図5】 [図6] (a) (a) メモリセル部 周辺回路部・ロジック回路部 メモリセル部 周辺国路部・ロジック回路部 容量熱緒膜 水煮ブロック層 17 第1の展開絶経版13 第1の層隙絶隣膜 ノード コンタクト ピット線 コンタクト 10~~ - ト電極フ 水光ブロック船 17 ρ<sup>†</sup>ゲート **な近8** ρ<sup>+</sup>ゲ-Ի の一型拡散層4 n 型鉱散層 4 p型シリコン基数1 Pワェル御域3 フィールド酸化菜 6 Nワェル領域 2 フィールド酸化級6 Nウェルカ収2 (b) (b) メモリセル部 周辺回路部・ロジック回路部 メモリセル部 「周辺屋路部・ロジック同路祭 フォトレジスト22 ピット線 12 各量便辩照 容量後編輯 水光プロック層 17 近7/ 第1の層間絶縁頂 ビット母 コンタクト 10~~ p ↑ ケー 変換8 7 7 -第10 層間地株収 13 n 型拡散層4 Pウェル領域3 ) p<sup>+</sup>型拡散層5 p型シリコン基板1

p型シリコン基板1

フィールド酸化膜 6

Nワェル領域で

アウェル領域3

Nウェル領域2

フィールド酸化無6